- 电子行业本站软件资料下载 -

论坛推荐:台湾网友的模拟数字产品开发流程

1. 首先根据客户或是市场需求 先定义出产品规格
2. 如果是pin to pin compatible类型产品那麽IC脚位,封装,功能,规格,都固定了如果可以自己定义整个产品(整个电子系统)那最好了这样可以效能或是成本最佳化.
3. 开发新产品 (不是pin to pin compatible 而是以自由规划 PCB 以及各PCB板元件(BOM list)) 首先就是收集这个产品相关的前几名公司的 data sheet, application note(非常非常重要 在各国际大公司网站上像是 Analog Devices,TI,Cirrus Logic 等公司就写的很好 必然要看 有很多宝贵的技术资料) 或是相关书籍,国际论文(好的才看 JSSC or ISSCC 很多等级比较差的论文都在胡扯 千万记住 要有判断力),全球前几名公司相关产品公司的专利这些都必须要仔细研读思考

a. 接著依据功能划分各block (类比IP可以考虑后续产品的重覆运用所以可比做较广义的定义 比方可以多做一些 via/metal selection, analog hard IP block (layout) 内部出pin位置考量 ) backup MOS, capacitor, resistor or backup circuit etc. digital IP 就比较少用hard IP, 各block尽量多写注解 以方便交接或是转移
但是都必须要写IP规格书 以及总体IC规格书 以免以后忘记或是改版以及后续撰写data sheet之用 然后是设计各block

b. Power domain on PCB: 如果PCB客户那裡已经没法改就没办法 原则上PCB
(PCB如果没做好IC设计的再好都不会有好效能 千万切记!!! 所以PCB规划是类比或是数位工程师的重要工作)
上就必须把数位/类比power domain分开(DVDD,AVDD,DGND,AGND) PCB ground必须要一整片 如果是双层板多打一些灌孔 让高频信号(power noise) 可以快速通过 让两边ground尽量在高频为低阻抗 数位类比要分开ground 最后再用一个bead在某一点接起来 PCB上analog & digital power 必须要做decoupling (参见 Analog devices公司之网上文件 AN-202, MT-101, AN-1099 等, Analog Devices 之网上application note是一个类比工程师的宝库 千万不能错过)
尽量IC power & ground出PIN在旁边用小电容(0.1uF 要用最小的那种电容封装 因为高频特性好高频阻抗低) 直接焊在越接近IC power & ground 脚位
然后在附近用1uF/4.7uF/10uF(钽质电容频率响应比较好但是较贵 低频频率响应是平的 你可以挑选便宜好用的MLCC电容,因为MLCC是固态电容寿命较久,
被动元件选择学问很大 直接跟你做的系统使用年限品质 有相当大的关系 有些高压或是大电流应用都要考虑预留耐压数耐用性等)之电容连接VDD & GND.
电容的耐用性直接决定你的产品寿命(越接近IC的高频小电容0.1uF关系最大 这是在PCB的部分 如果是内部就是要考虑 electron migration 就是设计电流与线宽的关系
这部份必须以FAB的资料为准 因为FAB会去做各种实验 然后写在文件裡面)
如果PCB上的电容坏掉整个系统会快速损毁掉 (power voltage会瞬间高到IC内部半导体元件所能承受的最大值 运作久了这些元件就损毁了)

c. 接下来要chip floor plan 规划 根据IC pin脚/封装 规划 floor plan, power domain 电路等级以及layout等级 (需要跟PCB设计一起考虑), power line (wider is better consider election migration spec.in FAB data accordingthe current, power line corner 须切45度 以免尖端放电与转角处大电流电子衝入SiO2 嵌在SiO2以内 造成永久性电 性改变 切45度时要注意off grid 问题 可以先用modify corner再用polygon描一变 然后merge. metal line 走线转角处须切45度 防止尖端放电 如果是HV MOS更考虑 与低压区电路分离距离与breakdown 或是current crouding & latch-up问题(虽然製程以后转角会变圆一点). metal 1 走线须防止寄生MOS形成 layout要考量的东西很多很杂 之后有机会再撰文跟各位分享layout相关注意事项 这个layout
与製程和元件相关性非常高 所以类比工程师要懂製程与原件
相关性非常高 很多东西要考虑 layout的好坏直接影响电路的特性 所以思考佈局layout也是类比工程师工作的一部分(例如 antenna rule, guard ring, guard ring power, buttom isolation, latch-up 防止(非常重要), 防止产生寄生元件(这个寄生元件 FAB给的LVS command file 通常抓不出来)等等
常常FAB给的书面资料与command file数据不合(因为是不同team在update) 这个也常发生,要核对书面资料数据与command file数据digital floor plan是先以analog IP特性取捨为优先考量 但是如果是切成一些畸零地 会发生严重的routing问题 还是以长方形floor plan为优先
APR根据gate count大小,low power design需要考虑 hierarchical layout, power IR drop analyis, IR drop effect timing, timing analysis ,timing sign-off,
buffer insertion for long path & feed through different power domain or clock domain,low power design,power switch, SI problem, ILM, timing borrowing,EM 等等)
尽量多跟製程厂人员沟通学习 多看书 (做类比电路一定要懂layout),PAD selection (analog output, digital scan chain or ATPG pattern) ,PAD selection/ PAD ring 规划/ PAD power 规划(考量整体IC之ESD, PAD尽量用原厂的切记!!! 除非你真的会设计ESD 才用自己做的PAD,不然风险很大,
封装可行性,test mode), noise isolation/analog signal critical signal use fully differential & shelding 等

相关