PCB设的些问

1、在高板(如 p4 的主)layour，为么求高信号线(如 cpu 数据，地信号线）要匹? 如果不匹配会带来么隐患？其匹配的长度范围（既信号线的时滞）是由什么因素决定的，样计算？答：求走线特阻抗匹配的主原因是要避免高速传输线效应(transmission line effect)引起的反(reflection)影响到信号完整(signal integrity)和延迟时(flight time)。

也就是说果不匹配，则信号会反射影响其质量所有走线的长度范围都是根据时序(timing)的求订出来的。影响信号延迟时间的因素很，走线长度其一。P4 要求某些信号线长度在某个范围就是根据该信号所用的传输模式(common clock 或 source synchronous)下算得的 timing margin，分配一部份给走线长度的允 至于 上述两模式时序的计算 限于时间与篇幅不方便在述 请到下列网址 http://developer.intel.com/design/Pentium4/guides 下载"Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide" 其中 "Methodology for Determining Topology and Routing Guideline"章节内有详述

2、先感谢您回答我上的题上回您说电源平面和地平面基上都金属平面，所以电场场都有屏蔽效应，那我可以把电源平面上面的信号线使用带线模型计算特阻抗吗？电源和地平面之间的信号可以使用带状线模型计算吗？ 答：的， 在算特阻抗时电源平面跟地平面都必须为参平 例四层板: 顶层-电源-地层-底层 这时顶层走线特阻抗的模型以电源平为参考平面的带线模型

3、在高PCB 设中，信号层的空白区域可以敷铜，那么多个信号层的敷铜都接地好，还半接地，半接电源好呢 答：在空白区域的敷铜绝大部分情况接地 在高速信号线旁敷铜时要注意敷铜与信号线的距， 因为敷的铜会降低点走线的特阻抗 也注意不要影响到它层的特性阻抗， 例在 dual stripline 的结构时

4、test coupon 的有么范以参照吗？何根据板子的实际情况test coupon？有么需要注意的题？谢谢 答：test coupon用来TDR (Time Domain Reflectometer) 测量生产的 PCB 板的特阻抗是否满足需求 要控制的阻抗有单根线和差分两种情况 以， test coupon 上的走线线和线距(有差分时)要与要控制的线一样 重的测量时接地点的位 为了减少接地引线(ground lead)的电感， TDR 探(probe)接地的地方常非常接近量信号的地方(probe tip) 以， test coupon 上量测信号的点跟接地点的距和方式要合用的探 以下提供两篇文章参: 1. http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2. http://www.Polarinstruments.com/index.html (点Application notes)

5、为了最大限度的保证高信号质量，我们都习于手工布线，但效率太低使用自动布线器又无法监控关信号的绕线方式，过孔数目、位等手工走完关信号再自动布线又会降低自动布线的布率，且动布线结果的调整意味更的布线工作量，如何平 以上矛盾，利用优的布线器助完成高速信号的布线 答：现在较强的布线软件的动布线器大部分都有定约束条件来控制绕线方式及过孔数目 各EDA司的绕线引擎能力和约束条件的设定项目有时相差甚远 例, 否有足的约束条件控制蛇线(serpentine)蜿蜒的方, 能否控制分的走线间距等 这会影响到自动布线出来的走线方式否能符合设的想法 另, 手动调整布线的难易也与绕线引擎的能力有绝对的关系 例, 走线的推挤能, 过孔的推挤能, 甚至走线对敷铜的推挤能力等等 , 选择绕线引擎能力强的布线, 才是解决之道6、一些系统中经常有 A/D，问：提高抗干扰性，除了模拟地和数字地分在电源一点连接，加粗地线和电源线外，希望专给些好的意见和建 答：除了地分隔, 也注意模拟电部分的电, 如果跟数字电共享电源, 好加滤波线路 另, 数字信号和模拟信号不要有交错, 尤其不跨过分割地的地(moat)

7、在实际布线，很多理论是相互冲突的；例： 1。理多个/数地的接法：理上应相互隔离的，但在实际的小型化高密度布线，由于空间的限或者绝对的隔会导致小信号模拟地走线过长，很难实现理论的接法。我的做法是：将/数功能模块的地分割成完整的岛，功能模块的/数地都连接在这一孤岛上再通过沟道让岛和大”地连接。不知这种做法是否确 2。

理论上晶振与 CPU 的连线应该尽量短，由于结构布的原因，晶振与 CPU 的连线比较长、比较细，因此受到了干扰，工作不稳定，这时何从布线解决这题？诸类的问题还有很多，尤其高PCB 布线考虑 EMC、EMI题，有很多冲突，很是头痛，问如何解决这些冲突？谢 答：1. 基本, 将模/数地分割隔是对的 要注意的信号走线尽量不跨过有分割的地(moat), 还有不电源和信号的回流电流路(returning current path)变太大2. 晶振模拟的反馈振荡电, 要有稳定的振荡信, 必须满足 loop gain 与 phase 的范, 而这模拟信号的振荡范很易受到干扰, 即使加 ground guard traces能也无法完全隔干扰 而且离的, 地平上的声也会影响反馈振荡电 , 定将晶振和芯片的距进能靠近3. 实高速布线与 EMI 的求有很多冲突 但基原则因 EMI加的电阻电或 ferrite bead, 不能造成信号的一些电气特性不符合规范 , 好先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问, 如高速信号走内层 后才用电阻电容或 ferrite bead 的方, 以降低信号的伤

8、在 pcb 上靠近平行走高差分信号线对的时，在阻抗匹配的情况下，由于两线的相互合，会带来很好处但有点认为这样会大信号的衰减，影响传输距是不是这样，为么？我在些大司的评估板上看到高布线有的尽量靠近且平，而有的却有意的使两线距忽远忽近，我不懂那种效果更好我的信1GHz 以上，阻抗为 50 欧在用软件算时，分线对也50 欧来计算吗。

还是100 欧来算？接收分线对之间可否加匹配电阻？谢 答：会使高信号能量衰减的原因导体的电阻特(conductor loss), 包括集肤效应(skin effect), 另一介电物质的 dielectric loss 这两种因子在电理论分析传输线效应(transmission line effect), 看出他们对信号衰减的影响程度 分线的合会影响各的特性阻, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小点 至于, 因合而使信号衰减的理论分析我并没有看, 以我无法评差分的布线方式应当的靠近且平 谓当的靠近是因为这间距会影响到差分阻(differential impedance)的, 此是设差分的重参数 要平行也因为要保持差分阻抗的致 若两线忽远忽, 分阻抗就会不, 就会影响信号完整(signal integrity)及时间延(timing delay)。

差分阻抗的计算 2(Z11 - Z12), 其中, Z11走线的特性阻, Z12两条分线间因为合而产生的阻抗, 与线距有关 , 要差分阻抗为 100 欧时, 走线的特性阻抗一定稍大于 50 欧 至于要大多少, 用仿真软件算出来。接收分线对间的匹配电阻常会加, 其应等于分阻抗的值 这样信号品质会好些迎到 www.mentor.com/icx 里面有一些不错的资料

9、在高中，何解决信号的完整问题？分布线方式是如何实现的？对于有一输出的时钟信号线，何实现分布线？ 答：信号完整性基上是阻抗匹配的问题影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特阻抗，负载的特性，走线的拓(topology)架构等解决的方式靠(termination)与调整走线的拓朴。

差分的布线有两点注意，两条线的长度要尽量一样长，另两线的间(此间距由分阻抗决)要一直保持不变，也就要保持平行平行的方式有两种，为两条线走在同一走线(side-by-side)，一为两条线走在上下相邻两层(over-under)。一以前者 side-by-side 实现的方式较多用分布线一定是信号源和接收也都分信号才有意义所以只有一输出的时钟信号是无法使用分布线的 10、（1）能否提供一些经验数、公式和方法来估算布线的阻抗。

（2）当无法满足阻抗匹配的求时，在信号线的末加并联的匹配电阻好，还是在信号线上加串联的匹配电阻好。（3）差分信号线间可否加地线 答：

1.以下提供两个常参的特阻抗公式：a.带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 为线宽，T 为走线的铜皮厚度，H 为走线到参平面的距，Er 是 PCB 板材质的介电常数(dielectric constant)。公式必须在 0.1<(W/H)<2.01<(Er)<15 的情况才能应用b.带状(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 为两参平面的距，并且走线位于两参考平面的间公式必须在 W/H<0.35 及 T/H<0.25 的情况才能应用最好还用仿真软件来计算比较准确2.选择(termination)的方法有几项因素要虑:a.信号(source driver)的架构和强度。

b.功率消(power consumption)的大小c.对时间延迟的影响，这重虑的一点所以，很难说哪种接方式是比较好的3.分信号中间一不能加地线因为差分信号的应用原理重的点便利用分信号间相互耦合(coupling)带来的好处，如 flux cancellation，抗(noise immunity)能力等若在中间加地线，便会破坏合效应

11、我想问:因机器布的不如意，调整起来反费时我用的手工布线，现在搞的 PCB 板半要用引脚密度较大的贴片封装芯,而且带线(ABUS,DBUS,CBUS),因工作率较高，故引线尽能短.然的就是很密的信号线布在小范围面的板子上。我现感觉到花的时间较的调整这些密度大的信号, 调整线间的距,使之尽可能的均匀。

因为在布线的过程中,的都时不时的要改线每改一次都要重新均每一根已布好的线的间距越布到后，这情况越多 二是调整线的宽度，使之在一定度尽可能的容下新加的线。一条线上有很弯,就是,手工调整能一段一段地调整，调整起来也费时间 我想如果在布线的过程,能按我的思路先粗粗地手工拉线，完了以后, 件能从这两个方面我自动地调整。

或即便已布完，如改线，也是粗粗地改下，然后让软件调整甚至，到最后我觉的要调整元件的封，也就说整片布线都要调整，都软件来干那样就要快多了。我用的是 Protel98。我知道这软件能做自动均调整元件封的距不能自动调整线距和线可能是其中的一些功能我还不会用，或是有其他什么办,在教下 答：线和线距影响走线密度其中两个重的因素。

一在工作率较高的板子时，布线之前需要先决定走线的特性阻抗在 PCB层固定的情况下，特阻抗会决定出合的线宽线距则和串(Crosstalk)大小有绝对的关系。最小可以接受的线距决定于串扰信号时间延迟与信号完整性的影响否能接受。这小线距可由仿真软件做预仿(pre-simulation)得到。也就是说，在布线之前，要的线与小线距应该已经决定好了，并且不能随意更动，因为会影响特阻抗和串扰。

这也是为什幺大部分的 EDA 布线件在做自动布线或调整时不会去动线宽和小线距果这线宽和小线距已经定好在布线件，则布线调整的方便与否就看件绕线引擎的能力强弱而定12、能介绍些国外的前关于高速 PCB 设水平加工能力加工水平加工材质以及相关的书籍和资料吗 答：现在高数字电的应用有通信网路和算机等相关领域。在通信网路方面，PCB 板的工作频率已达 GHz 上下，迭层数就我知有40 层之多算机相关应用也因为片的进，无是的 PC 或服务器(Server)，板子上的最高工作率也已经达400MHz (如 Rambus) 以上。

因应这高高密度走线求，盲埋(blind/buried vias)、mircrovias 及 build-up 制程工艺的需求也渐渐越来越 这些设需求都有厂商可大量生产。以下提供几不错的技书籍1.Howard W. Johnson，High-Speed Digital Design A Handbook of Black Magic”；

2.Stephen H. Hall，High-Speed Digital System Design”；

3.Brian Yang，Digital Signal Integrity”；

13、一系统分成若干个 PCB，有电源、接口主板等，各板之间的地线各有互连，致形成许的，产生低频环声，不知这个题何解决 答：各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗小的地方流回去所以，在各不是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样以降低地层上的噪声另外，也可以分析整电流，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走(例，在某处制造低阻抗，大部分的电流从这个地方)，降低其它较敏感信号的影响 加上些自己收集的点资料：印制电路板制造工艺参考资料（载）我在其他论坛看到的好帖子，所以大家分在印制电板制造过程中，涉及到诸方面的工艺工作，从工艺审查到生产到终验，都必须虑到工艺质量和生产质量的监测和控制。

为此，将曾通过生产实践获得的点滴经验提供给同，仅供参 工艺审查和准 工艺审查针所提供的原始资料，根据有关"设范"及有关标准，结合生产实际，部位所提供的制造印制电板有关资料进行工艺查。工艺查的点有以下几方面 1 设资料是否完整（包括：软盘执行的标准等） 2 出软盘资料，进工艺查，其中应包电路图形、阻焊图、钻孔图、数字图、电测图形及有关的资料等 3 对工艺求否可行可制可电测、可维护等 二节工艺准 工艺准是在根设的有关资料的基上，进生产前的工艺准备工艺应按照工艺程序进的编制，其主内容应以下几个方面 1 在制定工艺程序，要合理准、易懂可行； 2 在道工序，应注明底片的反、焊接面及元件面、并且进行编 或标志； 3 在钻孔工序中，应注明孔径类型、孔径大小孔径数量； 4 在进行孔化时，注明沉铜层的技要求及背光测或测定 5 孔后进电时，要注明初始电流大小及回原正常电流大小的工艺方法； 6 在图形转移时，注明底片的膜面与光致抗膜的正确接触及曝光条件的测试条件定后，再进曝光； 7 曝光后的半成品放定的时间再去进显影； 8 图形电镀加厚时，要严格的对表面露铜部位进行清洁和查；铜厚度及其它工艺参数如电流密度槽液温度等 9 进电抗蚀金属-锡铅合金时，要注明镀层厚度； 10，蚀刻时要进行件试验，条件确定后再进行蚀刻，刻后必须和理 11，在进层板生产过程中，注意内层图形的查或 AOI查，合格后再入下道工序； 12，在进层压时，应注明工艺条件 13，有插头金求的应注明层厚度和覆部位； 14，进行热风整平时，注明工艺参数及层除应注意的事项； 15，成型时，注明工艺求和尺寸求 16，在关键工序，明验项及电测方法和要求 二章原图审查、修改与光绘 原图审查和修 原图指过电路辅助设系统（CAD）以盘的格式，提供给制厂商并按照提供电路设数和图形制造成要的印制电路板产品达到所要求的技指标，必须按"印制电路板范"对原图的各图形尺寸与孔径进工艺查 （一 审查的项 1 导线宽度与间距；导线的公范围 2 孔径尺和种类、数量； 3 焊盘尺与导线连接处的状； 4 导线的走向是否合理； 5 基板的厚度（如是多层板还要查内层基板的厚度等）； 6 设所提技行可制可测试性等 （二 改项 1 基准设置否确 2 导孔的公设置时，根据生产要需要加 0.10米； 3 将接地区的铜箔的实心面应改成*网状 4 为确保线精度，将原有导线宽度根据到比增加（负相图形言）或缩小（相图形而言）； 5 图形的反面明，注明焊接面、元件面；层图形要注明层数； 6 有阻抗特性求的线应注明； 7 尽量减少不必要的圆； 8 特别要注意机械加工兰图和照相（或光绘底片）底片应有相同一致的参基准； 9 为减低成、提高生产效率尽量将相差不大的孔径合并，以减少孔径类过； 10，相邻孔壁的离不能小于基板厚度或小孔的尺寸； 11，在布线面积允的情况下，尽量设较大直径的连接盘，增大钻孔孔径 12 为确保阻焊层质量，在制作阻焊图时，比钻孔孔径大的阻焊图形 二节光绘工艺原图通过 CAD/CAM 系统制作成为图形移的底片。

工序是制印制电板关之一．必须严格的控制片基质量，使其成为可*的光具，才能准确的完成图形转移目的目前广泛采用的 CAM 系统有激光光绘机来完成项作业 （一 审查项目 1 片基的择：常选择膨胀系数较小175米的厚基 PET（聚对苯二甲酸乙二醇）片基； 2 对片基的基本要求：平整无划伤、无折痕 3 底片存放境条件及使用周期否恰当； 4 作业境条件求：温度为 20-270C、相对湿度为 40-70％RH;对于精度要求高的底片，作业环境湿度为 55-60％RH. （二 底片应达到的质量标准 1 经光绘的底片否合原图要求 2 制作的电图形应准、无失真现象3 黑白强度比大即黑白反大； 4 导线齐整、无变形 5 经过拼版的较大的底片图形无变形或失真现象 6 导线及其它部位的黑度均匀致； 7 黑的部位无针孔缺口无毛边等缺陷； 8 透明部位无黑点及其它多余物； 三章基材的准 基材的择基材的择就是根据工艺提供的相关资料，对库存材料进行查和验收，并符合 量标准及设求。

在这方面做好下列工作： 1 基材的牌号批次搞清； 2 基材的厚度准无3 基材的铜箔表面无划伤、压痕或其它多余物； 4 特别制作多层板时，内外层的材料厚度（包括半固化片）铜箔的厚度要搞清； 5 对所采用的基材编号 二节下料注意事项 1 基材下料时先要看工艺文件 2 采用拼版时，基材的料首先要算准确，使整板损失小； 3 下料时按基材的纤维方向剪 4 下料时垫纸以免损坏基材表 5 下料的基材打号； 6 在进行品种生产时，所基材的下料，要有极为明显的标记，决不能混批或混料及混放 四章数控钻孔 编程根据 CAD/CAM 系统提供的资料（包括钻孔图兰图或钻孔底片等），进行编程达到准无的进行编程，必须做到以下几方面的工作 1 编程程序通常在实际生产中采用两工艺方法，原则应根设能要求而定 2 采用设部门提供的盘进行自动编程，但先要确定原点位（特在层板钻孔） 3 采用钻孔底片或电图形底片进手工编程，但必须将各类型的孔径进合并同类项，确保换次钻头钻完孔 4 编程时注意放大部位孔与实物孔对准位置（特手工编程时） 5 特别采用手工编程工艺方法，必须将底版固定在机床的平台上并覆平整；6 编程完工后，必须制作样板并与底片对准，在透图台上进查 二节数控钻孔数控钻孔根据计算机所提供的数按照人为规定进钻孔在进钻孔时，必须严格地按照工艺要求进果采用底片进编程时，底片孔位置进标（最好用红兰笔），以便于进核查 （一 准作 1 根据基板的厚度进行叠层（通常采用 1.6米厚基板）叠层数为三块； 2 按照工艺文件要求，将冲好定位孔的盖板、基板按顺序进放，并固定在机床上规定的部位，再用胶带格四边固定，以免移动 3 按照工艺要求找原点，以确保所钻孔精度要求，然后进行自动钻孔；4 在使用钻头时要查直径数、避免搞错； 5 对所钻孔径大小数量应做到心里有数6 定工艺参数：速进量切削度等；7 在进行钻孔前，应将机床进行运段时间，再进行式钻孔作业 （二 查项 要确保后工序的产品质量，就必须将钻好孔的基板进查，其中项目有以下： 1 毛刺、测试孔径孔偏孔、孔变形、堵孔未通断钻头等；2 孔径种类、孔径数量孔径大小进行查；3 好采用胶片进行验证，易发现有否缺陷； 4 根据印制电路板的精度要求，进行 X-RAY查以便察孔位对准度，即层与内层孔（特对层板的钻孔）是否准5 采用孔镜对孔内状态进行抽查；6 对基板表面进行查； 7 通常查漏钻孔或未通孔采用在底照射光下，将重氮片盖在基板表上，如发现重片上有焊盘的位置因无孔不透光。

查钻孔错位孔时，将重片盖在基板表上，如果发现重氮片上没有焊盘的位透光，就查出存在的缺陷8 查偏孔错位孔就可以采用底片查，这时重氮片上焊盘与基板上的孔无法对准 五章孔金属化工艺孔金属化工艺过程印制电路板制造中关键的一工序。为此，就必须基板的铜表 与孔内表面状态进行真的查 （一 查项 1 表面状是否良好无划伤、无压痕、无针孔、无油污等； 2 查孔内表面状态应保持均匀呈微粗糙，无毛刺、无螺旋装无切屑留物 3 沉铜液的化分析，定补加量4 将化学沉铜液进循处理，保持溶液的化成份的均匀性；5 随时监测溶液内温度，保持在工艺范围以内变化 （二 孔金属化质量控制 1 沉铜液的质量和工艺参数的定及控制范围并做好录 2 孔化前的前理溶液的监控及处理质量状分析；3 保沉铜的高质量，应建采用搅拌（振）加过滤工艺方法4 严格控制化沉铜过程工艺参数的监控（包括 PH、温度时间溶液主要成份） 5 采用背光试验工艺方法查，参光程度图像（分10 级），来判定沉铜效时和沉铜层质量6.经加厚镀铜后，应按工艺求作金相剖切试验 三节孔金属化金属化工艺是印制电路板制造技为重要的工序之一。

最遍采用的沉薄铜工艺方法在这里如何去控制它，有如下几个方面 1 有效的沉铜方法是采用挂兰并斜 300 角，并基板之间有定的距2 要保持溶液的洁净程度，必须进行过滤；3 严格控制对沉铜质量有极大影响作用的溶液温度，好采用水套式冷却装置系统 4 经清洗的基板必须立即将孔内的水份采用风吹干 图形电镀抗蚀金属-锡铅合金 前准备和电镀处理图形电镀抗蚀金属-锡铅合金层的主目的作为蚀刻时保护基体铜镀层但必须严格控制层厚度，以保证蚀刻过程能有效地保护基体金属 （一 查项 1 查孔金属化内壁镀层是否完整有无空洞缺金属铜等缺陷2 查露铜的表面加厚铜层表面否均、有无结瘤有无砂粒状等；3 查镀液的化成份是否在工艺规定范围以内 4 核镀覆面计算数，再加上根实生产的经验获得的数值或％比，最后确定电流数值；5 查上道工序所提供的工艺文件，按照工艺要求来确定电工艺参数6 查槽的电部位的连接的*性及导电部位的表面状态，应在完好7 前理溶液的分析和调整参资料即分析单；8 定挂部位和夹具的准 （二 层质量控 1 准确的算覆面和参考实际生产过程电流的影响，确的确定电流所数，掌握电镀过程电流的变化，保电工艺参数稳定性；2 在未进电前，首先采用调试板进行试，致使槽液在活状态；3 定电流流动方向，再确定挂板的先后秩序，原则上应采用由远到近；保电流 任何表面分布均匀性；4 保孔内镀层的均匀性和层厚度的致，除采用搅拌过滤的工艺施，还需采用冲击电流5 经常监控电镀过程电流的变化，保电流数值的*性和稳定性；6 测孔层厚度是否合要求 二节 锡铅合金工艺图形电镀锡铅合金层于印制电路板来说，该工序也非常重的工序之一。

所以它重是由于后续的蚀刻工艺，对电图形的准性和完整性起到很重的作用。为保锡铅合金镀层的高质量，必须做好以下几个方面的工作： 1 严格控制溶液成份，特添加剂的量和锡铅比例2 通过机搅拌使溶液保持衡，下槽后还必须采用人工摆动以使孔内的气泡很 溢出，确保孔内镀层均3 采用冲击电流使孔内很地镀上一层锡铅合金层，再恢到正常要的电流4 5 分钟时，取出来察孔内层状态；5 按照总电流流动的方向，果单槽作业要按输入总电流的相反方向挂板 七章锡铅合金层的 如采用热风整平工艺，就必须将抗蚀金属层除，才能获得高质量的高可焊能的锡铅合金层 （一 查项 1 查膜层除是否干，特金属化孔内是否有残留的膜。

有必须清理干净 2 查表与孔内金属应呈现金属光泽，无黑点斑残留的锡铅层等缺陷 3 除锡铅合金镀层前，必须将表面产生的黑膜除去，呈现金属光泽 （二 除质量的控制 1 严格按照工艺规定的工艺参数实行监控； 2 经常观察锡铅合金层的除情况； 3 根据基板的几何尺寸，严格控制浸入和提出时间； 4 基板铜表与孔内铜表面锡铅合金层经除后，必须进行彻底使用温水清洗，以避免发生翘曲变5 加工过程必须进真的查 三节 除工 对采用热风整平工艺半成品而言，除锡铅合金镀层的质量优劣决定风整平的质量的高低所以，要严格的按照工艺规定进加工为保除质量就必须做好以下几个方面的工作： 1 按照工艺规定调配除液，并进分析；2 这确保安全作业，必须采用水加温，特别大批量除时，确保温度的致和稳定性；3 除过程会大量消溶液内的化学成份，必须随时按照定的数量进补充；4 在抽风的部位进除理5 经除干的基板必须真进查，特别孔 丝印阻焊剂工 丝印前的准和加工丝印阻焊剂的主目的是为避免电装过程焊料无序流动成两线""，确保电装质量 （一 查项 1 查和阅工艺文件与实物否相符，根据工艺文件拟定的求进准备；2 查基板是否有与工艺求不相符合的余物；3 定丝印准位置，确保两面同时进行，主确保烘时两面涂覆层温度的一致；制的承架距当4 根据使用的油墨牌号，再根说明书的要求，进行配比并采用搅拌机充分混合，至气泡消失为5 查所使用的丝印台或丝印机使用状，调整好所有需要保证的部位6 为确保丝印质量，丝印正式产品前，采用纸张先印保漏印清楚又均匀 （二 丝印质量的控 1 保基板表面露铜部位（除焊盘与孔）要清洁干、无沾物2 按照工艺文件要求，进行两丝印，并保涂覆层的厚度均致；3 经丝印的基板表面应无杂物及其它余物；4 严格控制烘烤温度、烘烤时间和通量5 在丝印过程中，严格防止油墨渗流到孔内和沓盘上 6 完工后的半成品块进查，应无漏印部位、流痕及非需要部位 二节丝印工艺丝印工艺主目的就使整板的两面均匀的涂覆一层液体感光阻焊剂，过曝光、显影等工序后成为基板表面高*性永久保护层。

在施工，必须做到以下几方面 1 采用气动绷网时，必须逐加压，保绷网质量；2 采用的液体感光抗剂时，应严格按照使用说明书进行配制，并充分进行搅拌至 泡完全消失为 3 在进行丝印前，必须先采用纸进行试印，以察透墨量是否均4 预烘时，必须严格控制温度，不能过高或过低，因此采用较高的精度的烘工艺装置，显得特重随时察温度变化，决不能失控5 作业境一定合工艺规定