ESD保护手机器件pcb设计

目前业内最常见的板级 ESD 保护器件主要有以下三种，它们的关键属性如下。 一多层压敏电阻（MLV）：这类基于氧化锌的器件可提供 ESD 保护和低级别的电涌保护。它们的小形状因子（尺寸已下降到 0402 和 0201）使得它们非常适合于便携式应用（如手机和数码相机等）。 二聚合物 ESD 抑制器（PGB）：这是最新的技术，设计用于产生最小的寄生电容值（<0.2pF）。这一特性允许它们用于高速数字和射频电路，而不会引起任何信号衰减。

三硅保护阵列（SPA）：这类分立和多通道器件设计用于保护数据线和 I/O 线免受 ESD 和低级别瞬态浪涌的伤害。它的关键特性是非常低的钳位电压，这允许它们保护最敏感的电路。 目前几乎所有的芯片组都有片上 ESD 保护。ESD 电路放在芯片的外围和邻近 I/O 焊垫处，pcb 抄板它用于在晶圆制造和后端装配流程中保护芯片组。在这些环境中，ESD 可通过设备或工厂的生产线工作人员引入到芯片组上。关键的 ESD 规范包括人体模型（HBM）、带电器件模型（CDM）和机器模型（MM）。

这些测试规范的目的是确保芯片组在制造环境中维持很高的制造良率。在今天各种应用采用的许多芯片组中的 ESD 保护电路数量正在减少。换言之，这些芯片组在严重的、用户生成的 ESD 事件下免受损坏的能力正在下降。 即使所有的芯片组在裸片上包含一些 ESD 保护电路，其目的也只是确保制造的高良率。不过，这一级别的 ESD 保护不足于保护芯片组免受消费者实际使用手机时将会碰到的严重 ESD 事件的伤害。在无法预先控制的消费环境中，必须使用不同的 ESD 保护规范。

这就是 IEC 61000-4-2。 传统上，芯片制造商一直试图维持 HBM 要求的 2,000V 水平。从成本效益比的角度来看，这已经被证明是件很难做到的事。随著制造技术转向 90nm 以下，将 ESD 保护水平维持在 2,000V 的成本，已开始以指数级上升。因此，现在新的目标是降低芯片上的 ESD 保护水平，但维持相同的高制造良率水平。 在芯片组的 ESD 保护能力和应用可靠性所要求的测试水平之间存在著一个非常大的差距。

这通常意味着板级 ESD 元件（如多层压敏电阻、聚合物 ESD 抑制器和硅保护阵列）必须填补这一差距。要注意的一点是，这些技术的 ESD 保护性能是不同的。具体来说，导通时间和钳位电压差别很大。这意味着，对敏感的芯片组来说，智能电表设备的 ESD 防护浅析 （06-29），有可能使用其中某种技术的应用无法通过 ESD 测试，但使用另一种技术时又可以通过 ESD 测试。