pcb抄板在控制EMI辐射中PCB分层堆叠的作用

第一种为首选方案，PCB 的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从 EMI 控制的角度看，这是现有的最佳 4 层 PCB 结构。 第二种方案的外层走电源和地，中间两层走信号。该方案相对传统 4 层板来说，改进要小一些，层间阻抗和传统的 4 层板一样欠佳。如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。

另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保 DC 和低频的连接性。 尽管未来可能会采用新材料和新方法，但对於今天常见的 1 到 3ns 上升时间电路、3 到 6mil 层间距和 FR4 介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模 EMI 可以降得很低。本文给出的 PCB 分层堆叠设计实例将假定层间距为 3 到 6mil。 电磁屏蔽从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨着电源层或接地层。

对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层”策略。 为了控制共模 EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率（即 IC 上升时间的函数）。通常，电源分层的间距是 6mil，夹层是 FR4 材料，则每平方英寸电源层的等效电容约为 75pF。

显然，层间距越小电容越大。 上升时间为 100 到 300ps 的器件并不多，但是按照目前 IC 的发展速度，上升时间在 100 到 300ps 范围的器件将占有很高的比例。对於 100 到 300ps 上升时间的电路，3mil 层间距对大多数应用将不再适用。那时，有必要采用层间距小於 1mil 的分层技术，并用介电常数很高的材料代替 FR4 介电材料。 在 IC 的电源引脚附近合理地安置适当容量的电容，可使 IC 输出电压的跳变来得更快。

然而，问题并非到此为止。pcb 抄板由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动 IC 输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模 EMI 干扰源。 我们应该怎麽解决这些问题？ 就我们电路板上的 IC 而言，IC 周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。

此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模 EMI。