PCB设计的一些问题

1、在高速板(如p4的主板)layour,为什么要求高速信号线(如cpu数据,地址信号线)要匹配? 如果不匹配会带来什么隐患?其匹配的长度范围(既信号线的时滞差)是由什么因素决定的,怎样计算?



答:要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果不匹配,则信号会被反射影响其质量。
所有走线的长度范围都是根据时序(timing)的要求所订出来的。影响信号延迟时间的因素很多,走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin,分配一部份给走线长度的允许误差。 至于, 上述两种模式时序的计算, 限于时间与篇幅不方便在此详述, 请到下列网址http://developer.intel.com/design/Pentium4/guides 下载"Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide"。 其中 "Methodology for Determining Topology and Routing Guideline"章节内有详述。



2、首先感谢您回答我上次的问题。上回您说电源平面和地平面基本上都是金属平面,所以对电场磁场都有屏蔽效应,那我可以把电源平面上面的信号线使用微带线模型计算特性阻抗吗?电源和地平面之间的信号可以使用带状线模型计算吗?




答:是的, 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电源层-地层-底层, 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。



3、在高速PCB设计中,信号层的空白区域可以敷铜,那么多个信号层的敷铜是都接地好呢,还是一半接地,一半接电源好呢?



答:一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信号线的距离, 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性阻抗, 例如在dual stripline的结构时。



4、test coupon的设计有什么规范可以参照吗?如何根据板子的实际情况设计test coupon?有什么需要注意的问题?谢谢!



答:test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以, test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值, TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip), 所以, test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。 以下提供两篇文章参考:
1). http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf
2). http://www.Polarinstruments.com/index.html (点选Application notes)




5、为了最大限度的保证高速信号质量,我们都习惯于手工布线,但效率太低。使用自动布线器又无法监控关键信号的绕线方式,过孔数目、位置等。手工走完关键信号再自动布线又会降低自动布线的布通率,而且自动布线结果的调整意味着更多的布线工作量,如何平衡以上矛盾,利用优秀的布线器帮助完成高速信号的布线?



答:现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。 所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。



6、一些系统中经常有A/D,问:要提高抗干扰性,除了模拟地和数字地分开只在电源一点连接,加粗地线和电源线外,希望专家给一些好的意见和建议!



答:除了地要分开隔离外, 也要注意模拟电路部分的电源, 如果跟数字电路共享电源, 最好要加滤波线路。 另外, 数字信号和模拟信号不要有交错, 尤其不要跨过分割地的地方(moat)。



7、在实际布线中,很多理论是相互冲突的;例如: 1。处理多个模/数地的接法:理论上是应该相互隔离的,但在实际的小型化、高密度布线中,由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长,很难实现理论的接法。我的做法是:将模/数功能模块的地分割成一个完整的孤岛,该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确? 2。理论上晶振与CPU的连线应该尽量短,由于结构布局的原因,晶振与CPU的连线比较长、比较细,因此受到了干扰,工作不稳定,这时如何从布线解决这个问题?诸如此类的问题还有很多,尤其是高速PCB布线中考虑EMC、EMI问题,有很多冲突,很是头痛,请问如何解决这些冲突?多谢!



答:1). 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2). 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。



3). 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。




8、在pcb上靠近平行走高速差分信号线对的时候,在阻抗匹配的情况下,由于两线的相互耦合,会带来很多好处。但是有观点认为这样会增大信号的衰减,影响传输距离。是不是这样,为什么?我在一些大公司的评估板上看到高速布线有的尽量靠近且平行,而有的却有意的使两线距离忽远忽近,我不懂那一种效果更好。我的信号1GHz以上,阻抗为50欧姆。在用软件计算时,差分线对也是以50欧姆来计算吗?还是以100欧姆来算?接收端差分线对之间可否加一匹配电阻?谢谢!
答:会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。 这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。



差分阻抗的计算是 2(Z11 - Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。



接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。



欢迎到www.mentor.com/icx里面有一些不错的技术资料。



9、在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线,如何实现差分布线?



答:信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。



要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的10、(1)能否提供一些经验数据、公式和方法来估算布线的阻抗。(2)当无法满足阻抗匹配的要求时,是在信号线的末端加并联的匹配电阻好,还是在信号线上加串联的匹配电阻好。(3)差分信号线中间可否加地线。
答:1.以下提供两个常被参考的特性阻抗公式:
a.微带线(microstrip)

Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W为线宽,T为走线的铜皮厚度,H为走线到参考平面的距离,Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。

b.带状线(stripline)

Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H为两参考平面的距离,并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。

最好还是用仿真软件来计算比较准确。

2.选择端接(termination)的方法有几项因素要考虑:

a.信号源(source driver)的架构和强度。

b.功率消耗(power consumption)的大小。

c.对时间延迟的影响,这是最重要考虑的一点。

所以,很难说哪一种端接方式是比较好的。

3.差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处,如flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,便会破坏耦合效应。


11、我想请问一个问题:因觉机器布的不如意,调整起来反而费时。我一般是用的手工布线,现在搞的PCB板多半要用引脚密度较大的贴片封装芯片,而且带总线的(ABUS,DBUS,CBUS等),因工作频率较高,故引线要尽可能短.自然的就是很密的信号线匀布在小范围面积的板子上。我现感觉到花的时间较多的是调整这些密度大的信号线, 一是调整线间的距离,使之尽可能的均匀。因为在布线的过程中,一般的都时不时的要改线。每改一次都要重新均匀每一根已布好的线的间距。越是布到最后,这种情况越是多。 二是调整线的宽度,使之在一定宽度中尽可能的容下新増加的线。一般一条线上有很多弯曲,一个弯就是一段,手工调整只能一段一段地调整,调整起来也费时间。 我想如果在布线的过程中,能按我的思路先粗粗地手工拉线,完了以后, 软件能从这两个方面帮我自动地调整。或是即便已布完,如要改线,也是粗粗地改一下,然后让软件调整。甚至,到最后我觉的需要调整元件的封装,也就是说整片布线都需要调整,都让软件来干。那样就要快多了.我用的是Protel98。我知道这软件能做自动均匀调整元件封装的距离而不能自动调整线距和线宽。可能是其中的一些功能我还不会用,或是有其他什么办法,在此请教一下。
答:线宽和线距是影响走线密度其中两个重要的因素。一般在设计工作频率较高的板子时,布线之前需要先决定走线的特性阻抗。在PCB迭层固定的情况下,特性阻抗会决定出符合的线宽。而线距则和串扰(Crosstalk)大小有绝对的关系。最小可以接受的线距决定于串扰对信号时间延迟与信号完整性的影响是否能接受。这最小线距可由仿真软件做预仿真(pre-simulation)得到。也就是说,在布线之前,需要的线宽与最小线距应该已经决定好了,并且不能随意更动,因为会影响特性阻抗和串扰。这也是为什幺大部分的EDA布线软件在做自动布线或调整时不会去动线宽和最小线距。
如果这线宽和最小线距已经设定好在布线软件,则布线调整的方便与否就看软件绕线引擎的能力强弱而定。


12、能介绍一些国外的目前关于高速PCB设计水平、加工能力、加工水平、加工材质以及相关的技术书籍和资料吗?
答:现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面,PCB板的工作频率已达GHz上下,迭层数就我所知有到40层之多。计算机相关应用也因为芯片的进步,无论是一般的PC或服务器(Server),板子上的最高工作频率也已经达到400MHz (如Rambus) 以上。因应这高速高密度走线需求,盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。
以下提供几本不错的技术书籍:

1.Howard W. Johnson,“High-Speed Digital Design – A Handbook of Black Magic”;

2.Stephen H. Hall,“High-Speed Digital System Design”;

3.Brian Yang,“Digital Signal Integrity”;


13、一个系统往往分成若干个PCB,有电源、接口、主板等,各板之间的地线往往各有互连,导致形成许许多多的环路,产生诸如低频环路噪声,不知这个问题如何解决?
答:各个PCB板子相互连接之间的信号或电源在动作时,例如A板子有电源或信号送到B板子,一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏感信号的影响。
加上一些自己收集的一点资料:

印制电路板制造工艺参考资料(转载)

我在其他论坛看到的好帖子,所以大家分享
在印制电路板制造过程中,涉及到诸多方面的工艺工作,从工艺审查到生产到最终检验,都必须考虑到工艺质量和生产质量的监测和控制。为此,将曾通过生产实践所获得的点滴经验提供给同行,仅供参考。

第一章 工艺审查和准备

工艺审查是针对设计所提供的原始资料,根据有关的"设计规范"及有关标准,结合生产实际,对设计部位所提供的制造印制电路板有关设计资料进行工艺性审查。工艺审查的要点有以下几个方面:
1, 设计资料是否完整(包括:软盘、执行的技术标准等);
2, 调 出软盘资料,进行工艺性检查,其中应包括电路图形、阻焊图形、钻孔图形、数字图形、电测图形及有关的设计资料等;
3, 对工艺要求是否可行、可制造、可电测、可维护等。

第二节 工艺准备

工艺准备是在根据设计的有关技术资料的基础上,进行生产前的工艺准备。工艺应按照工艺程序进行科学的编制,其主要内容应括以下几个方面:
1, 在制定工艺程序,要合理、要准确、易懂可行;
2, 在首道工序中,应注明底片的正反面、焊接面及元件面、并且进行编号 或标志;
3, 在钻孔工序中,应注明孔径类型、孔径大小、孔径数量;
4, 在进行孔化时,要注明对沉铜层的技术要求及背光检测或测定;
5, 孔后进行电镀时,要注明初始电流大小及回原正常电流大小的工艺方法;
6, 在图形转移时,要注明底片的药膜面与光致抗蚀膜的正确接触及曝光条件的测试条件确定后,再进行曝光;
7, 曝光后的半成品要放置一定的时间再去进行显影;
8, 图形电镀加厚时,要严格的对表面露铜部位进行清洁和检查;镀铜厚度及其它工艺参数如电流密度、槽液温度等;
9, 进行电镀抗蚀金属-锡铅合金时,要注明镀层厚度;
10,蚀刻时要进行首件试验,条件确定后再进行蚀刻,蚀刻后必须中和处理;
11,在进行多层板生产过程中,要注意内层图形的检查或AOI检查,合格后再转入下道工序;
12,在进行层压时,应注明工艺条件;
13,有插头镀金要求的应注明镀层厚度和镀覆部位;
14,如进行热风整平时,要注明工艺参数及镀层退除应注意的事项;
15,成型时,要注明工艺要求和尺寸要求;
16,在关键工序中,要明确检验项目及电测方法和技术要求。

第二章 原图审查、修改与光绘

第一节 原图审查和修改

原图是指设计通过电路辅助设计系统(CAD)以软盘的格式,提供给制造厂商并按照所提供电路设计数据和图形制造成所需要的印制电路板产品。要达到设计所要求的技术指标,必须按照"印制电路板设计规范"对原图的各种图形尺寸与孔径进行工艺性审查。

(一) 审查的项目

1, 导线宽度与间距;导线的公差范围;
2, 孔径尺寸和种类、数量;
3, 焊盘尺寸与导线连接处的状态;
4, 导线的走向是否合理;
5, 基板的厚度(如是多层板还要审查内层基板的厚度等);
6, 设计所提技术可行性、可制造性、可测试性等。

(二) 修改项目

1, 基准设置是否正确;
2, 导通孔的公差设置时,根据生产需要需要增加0.10毫米;
3, 将接地区的铜箔的实心面应改成交*网状;
4, 为确保导线精度,将原有导线宽度根据蚀到比增加(对负相图形而言)或缩小(对正相图形而言);
5, 图形的正反面要明确,注明焊接面、元件面;对多层图形要注明层数;
6, 有阻抗特性要求的导线应注明;
7, 尽量减少不必要的圆角、倒角;
8, 特别要注意机械加工兰图和照相(或光绘底片)底片应有相同一致的参考基准;
9, 为减低成本、提高生产效率、尽量将相差不大的孔径合并,以减少孔径种类过多;
10,相邻孔壁的路离不能小于基板厚度或最小孔的尺寸;
11,在布线面积允许的情况下,尽量设计较大直径的连接盘,增大钻孔孔径;
12, 为确保阻焊层质量,在制作阻焊图时,设计比钻孔孔径大的阻焊图形。

第二节 光绘工艺

原图通过CAD/CAM系统制作成为图形转移的底片。该工序是制造印制电路板关键技术之一.必须严格的控制片基质量,使其成为可*的光具,才能准确的完成图形转移目的。目前广泛采用的CAM系统中有激光光绘机来完成此项作业。

(一) 审查项目

1, 片基的选择:通常选择热膨胀系数较小的175微米的厚基PET(聚对苯二甲酸乙二醇酯)片基;

2, 对片基的基本要求:平整、无划伤、无折痕;
3, 底片存放环境条件及使用周期是否恰当;
4, 作业环境条件要求:温度为20-270C、相对湿度为40-70%RH;对于精度要求高的底片 ,作业环境湿度为55-60%RH.

(二) 底片应达到的质量标准

1, 经光绘的底片是否符合原图技术要求;
2, 制作的电路图形应准确、无失真现象;
3, 黑白强度比大即黑白反差大;
4, 导线齐整、无变形;
5, 经过拼版的较大的底片图形无变形或失真现象;
6, 导线及其它部位的黑度均匀一致;
7, 黑的部位无针孔、缺口、无毛边等缺陷;
8, 透明部位无黑点及其它多余物;

第三章 基材的准备

第一节 基材的选择

基材的选择就是根据工艺所提供的相关资料,对库存材料进行检查和验收,并符合质

量标准及设计要求。在这方面要做好下列工作:

1, 基材的牌号、批次要搞清;
2, 基材的厚度要准确无误;
3, 基材的铜箔表面无划伤、压痕或其它多余物;
4, 特别是制作多层板时,内外层的材料厚度(包括半固化片)、铜箔的厚度要搞清;
5, 对所采用的基材要编号。

第二节 下料注意事项

1, 基材下料时首先要看工艺文件;
2, 采用拼版时,基材的备料首先要计算准确,使整板损失最小;
3, 下料时要按基材的纤维方向剪切
4, 下料时要垫纸以免损坏基材表面;
5, 下料的基材要打号;
6, 在进行多品种生产时,所需基材的下料,要有极为明显的标记,决不能混批或混料及混放。

第四章 数控钻孔

第一节 编程

根据CAD/CAM系统所提供的设计资料(包括钻孔图、兰图或钻孔底片等),进行编程。要达到准确无误的进行编程,必须做到以下几方面的工作:

1, 编程程序通常在实际生产中采用两种工艺方法,原则应根据设备性能要求而定;
2, 采用设计部门提供的软盘进行自动编程,但首先要确定原点位置(特别在多层板
钻孔);
3, 采用钻孔底片或电路图形底片进行手工编程,但必须将各种类型的孔径进行合并同 类项,确保换一次钻头钻完孔;
4, 编程时要注意放大部位孔与实物孔对准位置(特别是手工编程时);
5, 特别是采用手工编程工艺方法,必须将底版固定在机床的平台上并覆平整;
6, 编程完工后,必须制作样板并与底片对准,在透图台上进行检查。

第二节 数控钻孔

数控钻孔是根据计算机所提供的数据按照人为规定进行钻孔。在进行钻孔时,必须严格地按照工艺要求进行。如果采用底片进行编程时,要对底片孔位置进行标注(最好用红兰笔),以便于进行核查。

(一) 准备作业

1, 根据基板的厚度进行叠层(通常采用1.6毫米厚基板)叠层数为三块;
2, 按照工艺文件要求,将冲好定位孔的盖板、基板、按顺序进行放置,并固定在机床上规定的部位,再用胶带格四边固定,以免移动。
3, 按照工艺要求找原点,以确保所钻孔精度要求,然后进行自动钻孔;
4, 在使用钻头时要检查直径数据、避免搞错;
5, 对所钻孔径大小、数量应做到心里有数;
6, 确定工艺参数如:转速、进刀量、切削速度等;
7, 在进行钻孔前,应将机床进行运转一段时间,再进行正式钻孔作业。

(二) 检查项目

要确保后续工序的产品质量,就必须将钻好孔的基板进行检查,其中项目有以下:

1, 毛刺、测试孔径、孔偏、多孔、孔变形、堵孔、未贯通、断钻头等;
2, 孔径种类、孔径数量、孔径大小进行检查;
3, 最好采用胶片进行验证,易发现有否缺陷;
4, 根据印制电路板的精度要求,进行X-RAY检查以便观察孔位对准度,即外层与内层孔(特别对多层板的钻孔)是否对准;
5, 采用检孔镜对孔内状态进行抽查;
6, 对基板表面进行检查;
7, 通常检查漏钻孔或未贯通孔采用在底照射光下,将重氮片覆盖在基板表面上,如发现重氮片上有焊盘的位置因无孔而不透光。而检查多钻孔、错位孔时,将重氮片覆盖在基板表面上,如果发现重氮片上没有焊盘的位置透光,就可检查出存在的缺陷。
8, 检查偏孔、错位孔就可以采用底片检查,这时重氮片上焊盘与基板上的孔无法对准。

第五章 孔金属化工艺

孔金属化工艺过程是印制电路板制造中最关键的一个工序。为此,就必须对基板的铜表

面与孔内表面状态进行认真的检查。

(一) 检查项目

1, 表面状态是否良好。无划伤、无压痕、无针孔、无油污等;
2, 检查孔内表面状态应保持均匀呈微粗糙,无毛刺、无螺旋装、无切屑留物;
3, 沉铜液的化学分析,确定补加量;
4, 将化学沉铜液进行循环处理,保持溶液的化学成份的均匀性;
5, 随时监测溶液内温度,保持在工艺范围以内变化。

(二) 孔金属化质量控制

1, 沉铜液的质量和工艺参数的确定及控制范围并做好记录;
2, 孔化前的前处理溶液的监控及处理质量状态分析;
3, 确保沉铜的高质量,应建议采用搅拌(振动)加循环过滤工艺方法;
4, 严格控制化学沉铜过程工艺参数的监控(包括PH、温度、时间、溶液主要成份);
5, 采用背光试验工艺方法检查,参考透光程度图像(分为10级),来判定沉铜效时和沉铜层质量;
6.经加厚镀铜后,应按工艺要求作金相剖切试验。

第三节 孔金属化

金属化工艺是印制电路板制造技术中最为重要的工序之一。最普遍采用的是沉薄铜工艺方法。在这里如何去控制它,有如下几个方面:

1, 最有效的沉铜方法是采用挂兰并倾斜300角,并基板之间要有一定的距离。
2, 要保持溶液的洁净程度,必须进行过滤;
3, 严格控制对沉铜质量有极大影响作用的溶液温度,最好采用水套式冷却装置系统;
4, 经清洗的基板必须立即将孔内的水份采用热风吹干。

第六章 图形电镀抗蚀金属-锡铅合金

第一节 镀前准备和电镀处理

图形电镀抗蚀金属-锡铅合金镀层的主要目的作为蚀刻时保护基体铜镀层。但必须严格控制镀层厚度,以保证蚀刻过程能有效地保护基体金属。

(一) 检查项目

1, 检查孔金属化内壁镀层是否完整、有无空洞、缺金属铜等缺陷;
2, 检查露铜的表面加厚镀铜层表面是否均匀、有无结瘤、有无砂粒状等;
3, 检查镀液的化学成份是否在工艺规定范围以内;
4, 核对镀覆面积计算数值,再加上根据实生产的经验所获得的数值或%比,最后确定电流数值;
5, 检查上道工序所提供的工艺文件,按照工艺要求来确定电镀工艺参数;
6, 检查槽的导电部位的连接的可*性及导电部位的表面状态,应处在完好;
7, 镀前处理溶液的分析和调整参考资料即分析单;
8, 确定装挂部位和夹具的准备。

(二) 镀层质量控制

1, 准确的计算镀覆面积和参考实际生产过程对电流的影响,正确的确定电流所需数值,掌握电镀过程电流的变化,确保电镀工艺参数稳定性;
2, 在未进行电镀前,首先采用调试板进行试镀,致使槽液处在激活状态;
3, 确定总电流流动方向,再确定挂板的先后秩序,原则上应采用由远到近;确保电流对 任何表面分布均匀性;
4, 确保孔内镀层的均匀性和镀层厚度的一致性,除采用搅拌过滤的工艺措施外,还需采用冲击电流;
5, 经常监控电镀过程中电流的变化,确保电流数值的可*性和稳定性;
6, 检测孔镀层厚度是否符合技术要求。

第二节 镀锡铅合金工艺

图形电镀锡铅合金镀层对于印制电路板来说,该工序也是非常重要的工序之一。所以说它重要是由于后续的蚀刻工艺,对电路图形的准确性和完整性起到很重要的作用。为确保锡铅合金镀层的高质量,必须做好以下几个方面的工作:

1, 严格控制溶液成份,特别是添加剂的含量和锡铅比例;
2, 通过机械搅拌使溶液保持匀衡外,下槽后还必须采用人工摆动以使孔内的气泡很快的 溢出,确保孔内镀层均匀;
3, 采用冲击电流使孔内很快地镀上一层锡铅合金层,再恢复到正常所需要的电流;
4, 镀到5分钟时,需取出来观察孔内镀层状态;
5, 按照总电流流动的方向,如果单槽作业需要按输入总电流的相反方向挂板。

第七章 锡铅合金镀层的退除

如采用热风整平工艺,就必须将抗蚀金属层退除,才能获得高质量的高可焊性能的锡铅合金层。

(一) 检查项目

1, 检查膜层退除是否干净,特别是金属化孔内是否有残留的膜。如有必须清理干净;
2, 检查表面与孔内壁金属应呈现金属光泽,无黑点斑、残留的锡铅层等缺陷;
3, 退除锡铅合金镀层前,必须将表面产生的黑膜除去,呈现金属光泽;

(二) 退除质量的控制

1, 严格按照工艺规定的工艺参数实行监控;
2, 经常观察锡铅合金镀层的退除情况;
3, 根据基板的几何尺寸,严格控制浸入和提出时间;
4, 基板铜表面与孔内铜表面锡铅合金镀层经退除后,必须进行彻底使用温水清洗,以避 免发生翘曲变形;
5, 加工过程中必须进行认真的检查。

第三节 退除工艺

对采用热风整平工艺半成品而言,退除锡铅合金镀层的质量优劣决定热风整平的质量的高低。所以,要严格的按照工艺规定进行加工。为确保退除质量就必须做好以下几个方面的工作:

1, 按照工艺规定调配退除液,并进行分析;
2, 这确保安全作业,必须采用水套加温,特别大批量退除时,要确保温度的一致性和稳定性;
3, 退除过程会大量消耗溶液内的化学成份,必须随时按照一定的数量进行补充;
4, 在抽风的部位进行退除处理;
5, 经退除干净的基板必须认真进行检查,特别孔。

第八章 丝印阻焊剂工艺

第一节 丝印前的准备和加工

丝印阻焊剂的主要目的是为避免电装过程焊料无序流动而造成两导线之"搭桥",确保电装质量。

(一) 检查项目

1, 检查和阅读工艺文件与实物是否相符,根据工艺文件所拟定的要求进行准备;
2, 检查基板外观是否有与工艺要求不相符合的多余物;
3, 确定丝印准确位置,确保两面同时进行,主要确保预烘时两面涂覆层温度的一致性;所制造的支承架距离要适当;
4, 根据所使用的油墨牌号,再根据说明书的技术要求,进行配比并采用搅拌机充分混合,至气泡消失为止。
5, 检查所使用的丝印台或丝印机使用状态,调整好所有需要保证的部位;
6, 为确保丝印质量,丝印正式产品前,采用纸张先印确保漏印清楚而又均匀。

(二) 丝印质量的控制

1, 确保基板表面露铜部位(除焊盘与孔外)要清洁、干净、无沾物;
2, 按照工艺文件要求,进行两面丝印,并确保涂覆层的厚度均匀一致;
3, 经丝印的基板表面应无杂物及其它多余物;
4, 严格控制烘烤温度、烘烤时间和通风量;
5, 在丝印过程中,要严格防止油墨渗流到孔内和沓盘上;
6, 完工后的半成品要逐块进行外观检查,应无漏印部位、流痕及非需要部位。

第二节 丝印工艺

丝印工艺主要目的就是使整板的两面均匀的涂覆一层液体感光阻焊剂,通过曝光、显影等工序后成为基板表面高可*性永久性保护层。在施工中,必须做到以下几个方面:

1, 采用气动绷网时,必须逐步加压,确保绷网质量;
2, 所采用的液体感光抗蚀剂时,应严格按照使用说明书进行配制,并充分进行搅拌至气 泡完全消失为止;
3, 在进行丝印前,必须先采用纸进行试印,以观察透墨量是否均匀;
4, 预烘时,必须严格控制温度,不能过高或过低,因此采用较高的精度的预烘工艺装置,显得特别重要。要随时观察温度变化,决不能失控;
5, 作业环境一定要符合工艺规定。

相关