|
|
 发表于： 6/16/2003 - 12:53 |
|
可承接可编程逻辑器件解密的业务，本实验室采用Quick Logical技术破译PLD已有五年成功经验，对PAL,GAL,PEEL,EPLD等一百多种器件的破译成功率在95%以上，个别情况下需要提供样板或原理图。破译过程中器件（母片/样片）始终处在正常逻辑电平下工作，故绝不会损坏原片！
目前支持的器件有：
GAL16V8/A/B/C/D GAL20V8/A/B/C/D GAL22V10
GAL18V10 PEEL18CV8 PLC18V8 GAL20XV10
PALCE16V8 PALCE20V8 PALCE610
PAL16R4/R6/R8 PAL18P8 PAL16RP4/RP6/RP8
EPL16RP4/RP8/P8 EPL10P8/12P6/14P4/16P2/16RP8
PAL20RS4/RS8/RS10 PAL20XRP8/6/4
PLC16V8 PLC20V8 VP16V8 VP20V8
PAL22XP10 PALCE22V10H/Q/4/5 PAL22V10
PEEL22V10 PLDC22V10 PLD22VP10
PLC22V8 PAL16RA8 PAL20RA10
PAL20X10 PAL20XRP10 PAL20RP10
PAL22XRP10 PAL22P10 PEEL20CG10
PLDC20G10 PALCE20RA10 PALCE29M16H
EP300 EP310 EP320 EP330 5C031 5C032
以上器件只限于型号，而不限于生产厂家。
破译周期：
收到客户样片后7个工作日内，将破译成功并拷贝的芯片送达客户验证确认，如一切顺利，款到后将JED文件通过email或快递公司送交客户，否则，退还客户样片，不收任何费用。
|
| |
|
